Automatische Hardware-Implementierung digitaler Filter für einen Audio-Codec

Die Konstruktion einer Filterkette für einen Audio-Codec erfordert eine sorgfältige Balance zwischen Leistung, Energieverbrauch und Chipgröße. Ingenieure von MediaTek sollten eine Lösung entwickeln, die nicht nur strikte Vorgaben bezüglich des Signal/Rausch-Verhältnisses (Signal-to-Noise Ratio, SNR) und des Klirrfaktors erfüllt, sondern auch möglichst wenig Strom verbraucht und eine geringe Chipfläche einnimmt.

Bei MediaTek wurden Systementwürfe bislang durch handgeschriebenen Register Transfer Level (RTL) Code implementiert. Mit dieser Methode erzielt man zwar relativ kleine Chipflächen, sie ist aber auch langwierig und bei geänderten Anforderungen muss die Implementierung unter Umständen aufwendig überarbeitet werden. Dieser Ansatz birgt zudem auch wirtschaftliche Risiken: Oft wissen die Entwickler bis zum Schluss des Entwicklungsprozesses nicht, wie schwer sich das Place-and-Route [die Anordnung und Verbindung der Komponenten auf dem Chip] gestalten wird. In dieser Phase ist es aber praktisch unmöglich, noch etwas zu verändern und trotzdem das Freigabedatum einzuhalten.

Die Ingenieure entschieden sich darum für eine neue Methode, bei der die Entwicklung in MATLAB® erfolgt und mit dem Filter Design HDL Coder™ synthetisierbarer RTL-Code generiert wird. Durch diese direkte Verbindung von Systementwurf und Halbleiterentwicklung lassen sich in kurzer Zeit sowohl verschiedene Filterarchitekturen vergleichen als auch die Chipgröße optimieren. Die Entwicklung des RTL-Codes konnte so von drei Monaten auf weniger als zwei Wochen verkürzt werden. Modifikationen am System, die früher fast einen Monat dauerten, sind jetzt in nur drei Tagen möglich.

Von MediaTek, Inc.

This article was published in The MathWorks News & Notes, 2009